1. ใช้ซีพียู Z-80
2. ความถี่สัญญาณ CLOCK ประมาณ 100 KHZ
3. ใช้ EPROM 2716 หรือ 2732 ก็ได้ โดยการดัดแปลงเพียงเล็กน้อย
4. ใช้ RAM 2114
ADDRESS ของ RAM เริ่มที่ 1000H - 13FFH
5. มี BUFFER
5.1 DATA D0-D7
5.2 ADDRESS A0 - A3
5.3 CONTROL
1) IORQ
2) RD . WR
1. ภาค ซีพียู
ในการถอดรหัสเลือกหน่วยความจำ ROM และ RAM ตามคารางที่กำหนดเป็นดังนี้
จะเห็นว่า Address A12 จะเป็นตัวกำหนดว่า Address ที่เรียกอยู่ใน ROM (A12=0) หรืออยู่ใน RAM (A12=1) โดยดูจากวงจรถอดรหัสเลือกหน่วยความจำ
เมื่อ Z - 80 ต้องการติดต่อหน่วยความจำในช่วงที่เป็น ROM จะเห็นว่า MERQ = "0" ,A12 = "0", RD = "0"และ WR = "1"
จากผลดังกล่าวแล้วจะเห็นว่า เอาท์พุทของ U6/2 = "1" และ U6/5 = "1" และ A12 = "0" อยู่แล้ว จะส่งผลให้เอาท์พุทของ U5/3 = "1" (MCS1 = "1") และเอาท์พุทของ U5/4 = "0" (MCS0 = "0") ไปอีนาเบิล ROM
จากหลัการเดียวกันเมื่อ A12 = "1" เอาท์พุทของ MCS0 = "1" และเอาท์พุทของ MCS1 = "0" ไปอีนาเบิล RAM (เอาท์พุทของ U5/2 จะเป็น "1" เสมอ เนื่องจาก WR และ RD จะสลับกันให้ลอจิก "0" ในช่วง READ และ WRITE จะไม่มีโอกาสให้ "0" พร้อมกัน
2. ภาค ROM
MCS0 ต่อกับ MCS0 ในภาคถอรหัส ซึ่งจะอีนาเบิล ROM เมื่อ A12 = "0" และ Z-80 ต้องการติดต่อกับหน่วยความจำนั่นคือ MREQ = "0"
3. ภาค RAM
Z-80 จะเลือก RAM ที่แอดเดรส 1000H ขึ้นไป ขณะนั้น MREQ = "0" ซึ่งจะทำให้ MCS1 = "0"
ในรูปต่อไปนี้ 74LS245 เป็น BUFFER DATA สำหรับเอาท์พุทและ CD 4050B ทำหน้าที่ BUFFER ADDRESS A0-A3 , และสัญญาณควบคุม IORQ และสัญญาณ RD.WR
บอร์ดไมโครโปรเซสเซอร์ Z-80 บอร์ดนี้ แม้จะใช้อุปกรณ์รุ่นเก่า แต่ให้ความคล่องตัวแก่ผู้ใช้ ซึ่งสามารถจะออกแบบ อินพุท/เอาท์พุทพอร์ทใด ตามวัตถุประสงค์ของตนเอง โดยไม่ถูกบังคับ
การสร้างสัญญาณ Clock
1. RC OSILLATOR
2. CRYTALL OSILLATOR
ตัวสร้างสัญญาณ Clock ดังกล่าวนี้เป็นเพียงตัวอย่าง ผู้ออกแบบอาจใช้วิธีการที่แตกต่างไปจากนี้ก็ได้
สัญญาณ RESET / POWER ON RESET
1.
การสร้างสัญญาณ RESET ในลักษณะนี้ ใช้สำหรับอุปกรณ์ที่ต้องการพัลส์ลบในการ RESET วงจร ส่วนอุปกรณ์ที่ต้องการพัลส์บวกอาจใช้วิธีการดังต่อไปนี้
2.
3.
4.
5.
ไม่มีความคิดเห็น:
แสดงความคิดเห็น